1樓：短短長長長短
在實際電路中，與非門和空閒與非門的輸入引腳應連線到高電平（即通過電阻連線到電源的正電壓）。
進入數字閘電路章節。首先，ttl與非門的兩個輸入端是一個帶有兩個發射器的三極體，並且懸浮端子a的電平被另一個輸入端子b鉗制，因為它們具有相同的基極c，電壓為b＋0．7，a＝c－0．7＝b；y＝（ab）＇＝（bb）＇＝b＇＝（1b）＇＝b＇；因此，所選擇的零端子相當於連線到高電平。
一般來說，我們在製作電路板時用錫來固定無用的腳，而不是把腳連到電路上，也就是說，把腳放在空氣中。
擴充套件資料：
ttl電平訊號是計算機控制裝置內部資料傳輸的理想訊號。首先，由計算機處理器控制的裝置內部的資料傳輸不需要高電源和低熱損耗。另外，ttl電平訊號直接與積體電路相連，無需昂貴的線路驅動和接收電路。
此外，在計算機處理器控制的裝置內部進行高速資料傳輸，ttl介面的操作可以滿足這一要求。在大多數情況下，ttl通訊採用並行資料傳輸，不適合10英尺以上的距離。
這是由於可靠性和成本。由於並聯介面的相位和不對稱問題，影響了系統的可靠性。
在數位電路中，ttl電子元件構成了電路中使用的電平。電平為電壓範圍，規定輸出高電平大於2.4v，輸出低電平小於0.
4v。在室溫下，一般輸出高電平為3.5v，輸出低電平為0.
2v。最小輸入高電平和低電平：輸入高電平》=2.
0v，輸入低電平<=0.8v，噪聲容限為0.4v。
2樓：匿名使用者
ttl與非閘電路的輸入端是三極體的形式，輸入端是發射極，在輸入端的pn結上，有電阻在內部和電源端vdd連線，所以懸空時，vdd通過電阻和pn接，使得ttl與非閘電路的輸入端為高電平。
3樓：
從原理圖上看，如ttl與非門的輸入端是npn 三極體的發射極，三極體的
基極有電阻接電源vcc,
當三極體的輸入端懸空時，三極體的基極到發射極無電流，三極體截止，通過放大反相使得輸出為低電平。所以輸入端懸空相當於邏輯高電平。實際電路中ttl與非門輸入端可以懸空
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
4樓：維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電
阻大於ikω時，輸入電平就變為閾值電壓uth即為高電平，所以相當於邏輯1。數位電路中，把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
5樓：匿名使用者
因為懸空時相當於為高阻抗，電壓不為零，此時故為1；接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0。
ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。
在數字邏輯電路中，低電平表示0，高電平表示1。一般規定低電平為0~0.25v，高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7v左右。
擴充套件資料
數位電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路，電壓對應的邏輯電平也不同。
在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上升沿；數字電平從高電平（數字「1」）變為低電平（數字「0」）的那一瞬間叫作下降沿。
6樓：匿名使用者
再給你一個圖看一下，你就明白了。
因為ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖，這是ttl反相器的內部結構，你可以看到輸入端確實是射極輸入的，建議你看一下數電中關於閘電路章節的知識
7樓：匿名使用者
這種很容易理解的，懸空為1、接地為0。懸空時相當於為高阻抗，電壓不為零，此時故為1，接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0
為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?
8樓：匿名使用者
實際電路中，與非門、與門閒置的輸入端管腳應接到高電平（即通過電阻接到電源正電壓）。
去看數電里閘電路章節。首先ttl與非門的兩個輸入端是一個具雙發射極的三極體，懸空端a的電平受另一個輸入端b鉗制，因為它們是有同一個基極c，電壓為b+0.7,a=c-0.
7=b；y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。
一般在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路，即讓它保持懸空。
擴充套件資料
ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外ttl電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路。
再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而ttl介面的操作恰能滿足這個要求。ttl型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英尺的距離就不適合了。
這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。
數位電路中，由ttl電子元器件組成電路使用的電平。電平是個電壓範圍，規定輸出高電平》2.4v,輸出低電平<0.
4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.
2v。最小輸入高電平和低電平：輸入高電平》=2.
0v，輸入低電平<=0.8v，噪聲容限是0.4v。
9樓：匿名使用者
建議你去看數電里閘電路章節。首先ttl與非門的兩個輸入端是一個具雙發射極的三極體，懸空端a的電平受另一個輸入端b鉗制，因為它們是有同一個基極c，電壓為b+0.7,a=c-0.
7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。一般我們在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路，即讓它保持懸空
10樓：匿名使用者
這是由ttl電路內部特性決定的，實際電路中，閒置管腳接vcc電路更可靠。
11樓：巨蟹逝陽
從原理圖上看,如ttl與非門的輸入端是npn 三極體的發射極,三極體的基極有電阻接電源vcc,
當三極體的輸入端懸空時,三極體的基極到發射極無電流,三極體截止,通過放大反相使得輸出為低電平.所以輸入端懸空相當於邏輯高電平.實際電路中ttl與非門輸入端可以懸空.
實際電路中，與非門、與門閒置的輸入端管腳應接到高電平（即通過電阻接到電源正電壓），或非門、或門閒置的輸入端管腳應接到低電平（即通過電阻接到電源地）。
為什麼ttl與非門懸空時相當於邏輯"1"電平?cmos能否這樣處理?
12樓：匿名使用者
ttl與非門懸空時相當於邏抄輯1電平，也就是相當bai於輸入為高電平du。因為ttl器件是
zhi三極體電流放大器件組dao成的電路，與非門的輸入是三極體npn結構的發射極，三極體的基極通過電阻和電源正連線，所以懸空時有電源電壓通過電阻和pn結使輸入為高電平電位。cmos器件不能這樣處理，cmos是電壓放大器件，輸入不能懸空。
組合邏輯電路的分析是指什麼,組合邏輯電路的一般分析步驟和設計步驟是什麼
組合邏輯電路的分來 析,是指對電自路的狀態變化過程進行分析,進而得出電路所要實現的功能。組合邏輯電路的分析包含如下過程 1 根據邏輯電路寫出邏輯表示式。2 邏輯表示式化簡。3 根據邏輯表示式畫出真值表。4 根據真值表畫出狀態圖,並且進行時序分析。5 根據時序分析,得出電路的邏輯功能。組合邏輯電路分析...
電子技術基礎中,時序邏輯電路和組合邏輯電路的區別是時序邏輯電
數位電路定義 用數字訊號完成對數字量進行算術運算和邏輯運算的電路稱為數位電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。數字邏輯電路分類 按功能分 1 組合邏輯電路簡稱組合電路，它由最基本的的邏輯閘電路組合而成。特點是 輸出值只與當時的輸入值有關，即輸出惟一地由當時的輸入值...
在電路等效的過程中，為什麼與理想電壓源相併聯的電流源不起作用，與理想電流源相串聯的電壓源不起作用
這個很簡單，理想電壓源內阻為0，因此不論他的電流多大，其只是產生一定電流而已，對電壓源的電壓不會發生改變，因此對電壓源不起作用，只不過電壓源向電流源提供了一定電流而已，即相當於一個負載。它本身並不會影響電壓源的特性。第二個問題與上相擬。這個問題你可以從戴維南等效和諾頓等效來看 1 對理想電壓源與並聯...