1樓：網友
閘電路整合塊的輸入端內阻很高，懸空的輸入腳近似於處於絕緣狀態的金屬。它會收外界影響感應出電荷，電荷一積累，就會呈較高的電壓狀態，成為實際上的高電平。所以懸空的閘電路的輸入腳，相當於高電平狀態。
2樓：佘影
具體原理參照上面網頁。
某一輸入埠懸空即開路，對電路輸出沒有影響，而ttl與非門只要有乙個輸入端輸入為「0」，輸出為1，而某乙個輸入端為「1」則不影響輸出結果，所以懸空可以看成輸入為「1」
3樓：陳堅道
與非閘電路的邏輯關係的特點：只有當全部輸入端都處於高電平時，輸出端才呈現低電平；只要有乙個輸入端處於低電平，輸出端就輸出高電平。
與非閘電路輸入端是高阻抗的，將剩餘輸入端懸空處置，容易被外界的感應電荷源，可能在輸入端迅速積累電荷而建立起相當高的電壓，從而使輸入端呈現高電平。
4樓：無尋眭紅旭
ttl電路的輸入端還可以懸空，但限於實驗，或臨時接。真正的產品電路中是不允許懸空的。
輸入端懸空處置為什麼相當於邏輯1電平，這主要是由ttl電路的輸入端決定的。
你要是學過內部電路結構就知道了，輸入端是三極體的多個發射極，懸空時，即不加電壓，則使集電結導通了，效果與在輸入端加高電平相同。
ttl與非閘電路多餘輸入端的處理方法
5樓：惠企百科
對於ttl與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響，根據這一特點應採用以下四種方法裂答：
1、將多餘輸入端接高電平，即通過限流電阻與電源相連線。
2、根謹困據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為祥源念高電平。這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高，訊號源驅動能力較強多餘輸入端也可與使用的輸入端並聯使用。
ttl與非閘電路多餘輸入端應接_電平，ttl或非閘電路多餘輸入端應接_電平
6樓：網友
ttl與非閘電路多餘輸入端應接_高電平，ttl或非閘電路多餘輸入端應接_低電平。
1. 由ttl與非門構成的基本rs觸發器，當rd=sd=1時，觸發器處於_保持原來狀態。
2. jk觸發器的特性方程為q*=jq'+k'q3. ttl與非門空載時，輸出高電平uoh的典型值約為_大於 ttl與非門空載時，輸出低電平uol的典型值約為_小於 由ttl與非門構成的基本rs觸發器，當rd=sd=0時，觸發器為_不定狀態。
7樓：網友
對於多餘的輸入端要根據電路的功能分別處置：與門和與非門的多餘端應接高電平ttl閘電路懸空相當於接高電平。無用端到底是接高電平、懸空或接低電平，是。
ttl或非門的閒置輸入端如何處理
8樓：乾萊資訊諮詢
ttl或非門。
的閒置輸入端應該與地相接。
或非門的任一輸入端(或多端)為高電平。
邏輯「1」）時，輸出就是低電平（邏輯「0」）；只有當所有輸入端都是低電平（邏輯「0」）時，輸出才是高電平（邏輯「1」），要想閒置端不影響電路，就得使它始終為低電平，因此閒置端應接地。
邏輯閘：邏輯閘是在積體電路上的基本元件。簡單的邏輯閘可由電晶體組成。
這些電晶體的組合可以使代表兩種訊號的高低電平在通過它們之後產生高電平或者低電平的訊號。高、低電平可以分別代表邏輯上的「真」與「假」或二進位。
當中的1和0，從而實現邏輯運算。
常見的邏輯閘包括「與」閘，「或」閘，「非」閘，「異或。
閘（也稱：互斥或）等等。
以上內容參考：百科-邏輯閘電路。
ttl與非門輸入端懸空相當於輸入什麼電平?為什麼?
9樓：太平洋電腦網
在實際電路中，與非門和空閒與非門的輸入引腳應連線到高電平（即通過電阻連線到電源的正電壓）。
進入數字閘電路章節。首先，ttl與非門的兩個輸入端是乙個帶有兩個發射器的三極體，並且懸浮端子a的電平被另乙個輸入端子b鉗制，因為它們具有相同的基極c，電壓為b＋0．7，a＝c－0．7＝b；y＝（ab）＇＝bb）＇＝b＇＝（1b）＇＝b＇；因此，所選擇的零端子相當於連線到高電平。
一般來說，我們在製作電路板時用錫來固定無用的腳，而不是把腳連到電路上，也就是說，把腳放在空氣中。
多個TTL與非門的輸出端直接相連會產生什麼後果,是什麼原因啊
ttl與非門輸出端並聯後出現的問題 在實際應用與非門時，某些場合希望能將多個門的輸出端連在同一根導線上。在數字系統中，稱公共導線為匯流排 bus 為傳輸各門資訊的公共通道。但是對於推拉輸出的ttl與非門，當各個門的輸出不是相同的邏輯狀態時不能這樣使用。有兩個推拉輸出的ttl與非門，若在一個門輸出為高...
TTL與非門輸出端的解法會產什麼後果。1輸出接電源電壓5V
一般ttl與非門輸出端不可以直接接電源的。應該接一個負載電阻的。有些oc輸出的。1電流過大，損壞閘電路2輸出端可能為正，造成短路，損壞閘電路3輸出邏輯狀態不同時不能並聯，因為電流過大會算壞閘電路 是說明ttl與非門輸出端接電源電壓5v會損壞元件的原因 事實證明ttl與非門輸出端接電源電壓5v並不會損...
與門與非門或門或非門多餘輸入端分別如何處理
與門 與非門 接高電平。與非門 接低電平。原則是閒置輸入端不能對輸出結果產生影響。如何處理cmos或非門多餘輸入端,為什麼 對於ttl和非閘電路,只要電路的輸入端有低電平輸入,輸出就高電平,只有當輸入端都是高電平時,輸出才低電平。根據其邏輯功能。當輸入端子外接大功率時,不影響其邏輯功能。根據這一特點...