1樓：自我守護
ttl與非門輸出端並聯後出現的問題
在實際應用與非門時，某些場合希望能將多個門的輸出端連在同一根導線上。在數字系統中，稱公共導線為匯流排（bus）,為傳輸各門資訊的公共通道。但是對於推拉輸出的ttl與非門，當各個門的輸出不是相同的邏輯狀態時不能這樣使用。
有兩個推拉輸出的ttl與非門，若在一個門輸出為高電平（即該門關門），另一個門輸出為低電平（即該門開門）時將多個個ttl與非門的輸出端直接相連。由於在具有推拉式輸出級的電路中，無論輸出是高電平還是低電平，輸出電阻都很小，輸出端並接後將有很大的電流i同時流過兩個門的輸出級，該電流遠遠超過了與非門的正常工作電流，足以使v3、v4 過載而損壞，更為嚴重的是並聯後的輸出電壓既非邏輯1亦非邏輯0，這種不確定狀態是不允許出現的。因此，推拉輸出的ttl與非門輸出端是不允許並聯使用的。
避開低阻通路，把輸出級改為集電極開路的結構就可以解決推拉輸出的ttl與非門的輸出不允許接至同一匯流排上的問題
ttl與非門輸出端的解法會產什麼後果。1輸出接電源電壓5v；2輸出接地；3多個ttl與非門的輸出直接相連。
2樓：上春兒
一般ttl與非門輸出端不可以直接接電源的。應該接一個負載電阻的。有些oc輸出的。
3樓：小對八
1電流過大，損壞閘電路2輸出端可能為正，造成短路，損壞閘電路3輸出邏輯狀態不同時不能並聯，因為電流過大會算壞閘電路
ttl與非門輸出端直接與電源相接會產生什麼結果？
4樓：匿名使用者
電壓高的向電壓低的方向流動
若輸出端電壓低，就會被電壓高的電源反向擊穿，直至短路跳閘或斷路
5樓：木灬希
**！謹慎連線。。。
為什麼2個普通ttl與非門輸出端並在一起使用會造成器件損壞
6樓：一生一個乖雨飛
兩個普通 ttl 與非門輸出端並在一起使用時，若一個門開，一個門關則輸出既非高電平也非低電平，造成邏輯功能混亂；另外此時門的輸出級電流大於正常值，可能燒壞器件。
與非門是與門和非門的結合，先進行與運算，再進行非運算。與非門是當輸入端中有1個或1個以上是低電平時，輸出為高電平；只有所有輸入是高電平時，輸出才是低電平。
7樓：匿名使用者
ttl與非門採用了推拉式的輸出級；是不能將兩個門的輸出端直接並接的。如圖2.2.
25所示的連線中，若f1輸出為高電平f2輸出為低電平；因為推拉式輸出給不論閘電路處於開態還是關態，都是呈現低阻抗，因而將有一個很大的負載電流流過兩個輸出級。這兩個相當大的電流遠遠超過正常工作電流，甚至會損壞閘電路。因此這種接法是不允許的。。
ttl門與非門輸出端直接接地會有什麼後果
8樓：匿名使用者
這樣做是不允許的。
因為輸出端可能為正，這樣會造成短路，損壞閘電路！
ttl與非門輸出端接電源電壓會產生什麼後果
9樓：匿名使用者
會不會有後果，會出什麼後果，要看具體哪種電路形式。如果是ic，要看具體型號。
通常情況下短時間接電源電壓並不會損壞電路。
10樓：匿名使用者
看情況了 如果在該門的指定範圍內 就表示高電平或低電平
超出範圍 容易損壞
11樓：藍調異域
電壓高了會燒壞器件，還要看器件是什麼邏輯功能，視具體情況而定
12樓：
該門邏輯功能使效，輸出衡為高電位！
能否將兩個ttl與非門的輸出端並接在一起使用？為什麼？
13樓：七情★軍團
ttl與非門採抄用了推拉式的輸出襲級，是不能將兩個門的輸出端直接並接的。如圖2.2.
25所示的連線中，若f1輸出為高電平f2輸出為低電平，因為推拉式輸出給不論閘電路處於開態還是關態，都是呈現低阻抗，因而將有一個很大的負載電流流過兩個輸出級。這兩個相當大的電流遠遠超過正常工作電流，甚至會損壞閘電路。因此這種接法是不允許的，
這樣可以麼？
為什麼不能將多個ttl與非門的輸出端連線在一起使用??
14樓：匿名使用者
從原理上分析啊，ttl與非門輸出端改變另一個輸出端了狀態，相互影響後不能實現與非門的輸出了！
兩個ttl與非門的輸出端為什麼不能短路啊？
15樓：匿名使用者
你的意思是將兩個輸出端接在一起嗎？？？如果兩個ttl與非門輸出端短路，那麼當輸出不同，一個為低電平，一個為高電平，那不就有競爭冒險出現了
16樓：匿名使用者
一高一低電流會迴流啊
TTL與非門輸出端的解法會產什麼後果。1輸出接電源電壓5V
一般ttl與非門輸出端不可以直接接電源的。應該接一個負載電阻的。有些oc輸出的。1電流過大，損壞閘電路2輸出端可能為正，造成短路，損壞閘電路3輸出邏輯狀態不同時不能並聯，因為電流過大會算壞閘電路 是說明ttl與非門輸出端接電源電壓5v會損壞元件的原因 事實證明ttl與非門輸出端接電源電壓5v並不會損...
與門與非門或門或非門多餘輸入端分別如何處理
與門 與非門 接高電平。與非門 接低電平。原則是閒置輸入端不能對輸出結果產生影響。如何處理cmos或非門多餘輸入端,為什麼 對於ttl和非閘電路,只要電路的輸入端有低電平輸入,輸出就高電平,只有當輸入端都是高電平時,輸出才低電平。根據其邏輯功能。當輸入端子外接大功率時,不影響其邏輯功能。根據這一特點...
組合邏輯電路中為什麼TTL與非閘電路的輸入端懸空時，相當於高
在實際電路中，與非門和空閒與非門的輸入引腳應連線到高電平 即通過電阻連線到電源的正電壓 進入數字閘電路章節。首先，ttl與非門的兩個輸入端是一個帶有兩個發射器的三極體，並且懸浮端子a的電平被另一個輸入端子b鉗制，因為它們具有相同的基極c，電壓為b 0 7，a c 0 7 b y ab bb b 1b...