1樓：匿名使用者
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
(三)ttl電平標準
輸出 l： <0.8v ； h：>2.4v。
輸入 l： <1.2v ； h：>2.0v
ttl器件輸出低電平要小於0.8v，高電平要大於2.4v。輸入，低於1.2v就認為是0，高於2.0就認為是1。
cmos電平：
輸出 l： <0.1*vcc ； h：>0.9*vcc。
輸入 l： <0.3*vcc ； h：>0.7*vcc.
一般微控制器、dsp、fpga他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的vil,vih,vol,voh的值，看是否能夠匹配（vol要小於vil，voh要大於vih，是指一個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
cmos電路的功耗要比ttl電路低,cmos電路怕靜電
ttl和cmos電平
ttl——transistor-transistor logic
httl——high-speed ttl
lttl——low-power ttl
sttl——schottky ttl
lsttl——low-power schottky ttl
asttl——advanced schottky ttl
alsttl——advanced low-power schottky ttl
fast(f)——fairchild advanced schottky ttl
cmos——***plementary metal-oxide-semiconductor
hc/hct——high-speed cmos logic(hct與ttl電平相容)
ac/act——advanced cmos logic(act與ttl電平相容)（亦稱acl）
ahc/ahct——advanced high-speed cmos logic(ahct與ttl電平相容)
fct——fact擴充套件系列，與ttl電平相容
fact——fairchild advanced cmos technology
1，ttl電平：
輸出高電平》2.4v,輸出低電平<0.4v。
在室溫下，一般輸出高電平是3.5v，輸出低電平 是0.2v。
最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.
8v，噪聲容限是 0.4v。
2，cmos電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的噪聲容限。
3，電平轉換電路：
因為ttl和***s的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4，oc門，即集電極開路閘電路，od門，即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅 動閘電路。
5，ttl和***s電路比較：
1）ttl電路是電流控制器件，而***s電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
***s電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
***s電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常 現象。
3）***s電路的鎖定效應：
***s電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大 。這種效應就是鎖定效應。當產生鎖定效應時，***s的內部電流能達到40ma以上，很容易 燒燬晶片。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶片的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
3）在vdd和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟***s電路得電 源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉***s 電路的電源。
6，***s電路的使用注意事項
1）***s電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1ma之內。
3）當接長訊號傳輸線時，在***s電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為r=v0/1ma.v0是外界電容上的電壓。
5）***s的輸入電流超過1ma，就有可能燒壞***s。
7，ttl閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2）在閘電路輸入端串聯10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。
***s閘電路就不用考慮這些了。
8，ttl電路有集電極開路oc門，mos管也有和集電極對應的漏極開路的od門，它的輸出就叫做開漏輸出。oc門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的0，而是約0。
而這個就是漏電流。開漏輸出：oc門的輸出就是開漏輸出；od 門的輸出也是開漏輸出。
它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。od門一般作為輸出緩衝/驅 動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
ttl積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做oc門。因為ttl就是一個**關，圖騰柱也就是兩個**管推輓相連。所以推輓就是圖騰。
一般圖騰式輸出，高電平400ua，低電平8ma
2樓：匿名使用者
ttl的輸出高電平約為3.6~5v，低電平約為0v~2.4v，視負載情況而定。
cmos的輸出高電平近似為vdd，至少也能達到0.8vdd，低電平約為0v，最高也不超過0.3vdd。
ttl和cmos的區別
3樓：babyan澀
ttl電平與cmos電平的區別：
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
(三)ttl電平標準
輸出 l： <0.8v ; h：>2.4v。
輸入 l： <1.2v ; h：>2.0v
ttl器件輸出低電平要小於0.8v，高電平要大於2.4v。輸入，低於1.2v就認為是0，高於2.0就認為是1。
cmos電平：
輸出 l： <0.1*vcc ; h：>0.9*vcc。
輸入 l： <0.3*vcc ; h：>0.7*vcc.
一般微控制器、dsp、fpga他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的vil,vih,vol,voh的值，看是否能夠匹配(vol要小於vil，voh要大於vih，是指一個連線當中的)。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74ls的器件的輸出，接入74hc的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
74ls和54系列是ttl電路，74hc是cmos電路。如果它們的序號相同，則邏輯功能一樣，但電氣效能和動態效能略有不同。如，ttl的邏輯高電平為》 2.
7v,cmos為》 3.6v。如果cmos電路的前一級為ttl則隱藏著不可靠隱患，反之則沒問題。
數位電路如何判斷ttl閘電路和cmos閘電路的輸出邏輯狀態？
4樓：lao乾媽
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
cmos是場效電晶體構成，ttl為雙極電晶體構成
***s的邏輯電平範圍比較大（5～15v），ttl只能在5v下工作
cmos的高低電平之間相差比較大、抗干擾性強，ttl則相差小，抗干擾能力差
cmos功耗很小，ttl功耗較大（1～5ma/門）
cmos的工作頻率較ttl略低，但是高速cmos速度與ttl差不多相當。
功耗ttl閘電路的空載功耗與cmos門的靜態功耗相比，是較大的，約為數十毫瓦（mw）而後者僅約為幾十納(10-9)瓦；在輸出電位發生跳變時（由低到高或由高到低）,ttl和cmos閘電路都會產生數值較大的尖峰電流，引起較大的動態功耗。
TTL與非門輸出端的解法會產什麼後果。1輸出接電源電壓5V
一般ttl與非門輸出端不可以直接接電源的。應該接一個負載電阻的。有些oc輸出的。1電流過大，損壞閘電路2輸出端可能為正，造成短路，損壞閘電路3輸出邏輯狀態不同時不能並聯，因為電流過大會算壞閘電路 是說明ttl與非門輸出端接電源電壓5v會損壞元件的原因 事實證明ttl與非門輸出端接電源電壓5v並不會損...
這種繼電器怎麼判斷輸入端和輸出端，求助
12是線圈輸入 34是開關輸出 具體是圖上哪個腳，你用萬用表量一下便知，有電阻的兩端是線圖也就是12 把12加上驅動電源 原來是常開的兩腳 閉合了就是34 太簡單了 剩下的四個腳比較寬一點點的就是焊接固定腳了！q！1 2是繼電器線圈的兩個端點，3 4是一對開關觸點，1和2，3和4各成一對，不存在輸入...
多個TTL與非門的輸出端直接相連會產生什麼後果,是什麼原因啊
ttl與非門輸出端並聯後出現的問題 在實際應用與非門時，某些場合希望能將多個門的輸出端連在同一根導線上。在數字系統中，稱公共導線為匯流排 bus 為傳輸各門資訊的公共通道。但是對於推拉輸出的ttl與非門，當各個門的輸出不是相同的邏輯狀態時不能這樣使用。有兩個推拉輸出的ttl與非門，若在一個門輸出為高...